Um Estudo dos Protocolos de Coerência para Sistemas Lógicos Paralelos
Autores
|
6243 |
Eduardo Pereira Gaspar de Oliveira
|
474,160,2839
|
|
6244 |
474,160,2839
|
|
|
6245 |
474,160,2839
|
Informações:
Publicações do PESC
Modelos de programação lógica têm características que o tornam a solução mais adequada para determinados problemas. Alguns destes ligados a áreas de grande importância, por exemplo, a de Biotecnologia, que muitas vezes exigem alto poder computacional.
Este modelo também tem a vantagem de permitir que suas aplicações sejam executadas em arquiteturas paralelas de forma implícita ao desenvolvedor, isto é, sem alterações no código fonte, ao contrário das aplicações desenvolvidas em outros modelos como o de programação funcional ou imperativa. Este paralelismo implícito é aproveitado através de frameworks que administram os recursos da arquitetura paralela.
Arquiteturas paralelas, entretanto, têm uma série de parâmetros estruturais que influenciam o desempenho das aplicações executadas sobre ela. O protocolo de coerência de memória é um dos fatores mais significativos.
Este trabalho avalia o comportamento de algumas aplicações lógicas em arquiteturas paralelas de acordo com os protocolos de coerência de memória, complementando trabalhos anteriores e sendo mais unia referência no assunto, Nossos resultados mostram que protocolos híbridos melhoram o desempenho de sistemas paralelos de programação lógica em até 80%, produzindo speedups de até 11,6 em 16 processadores, quando comparados com protocolos de invalidação, normalmente utilizados nos processadores atuais.
The logic programming modce has characteristics that are suitable to solve problems in some areas of great importance, such as Biotechnology. In these areas, finding a solution requires, in general, a high computational power.
This model brings the advamtage of being declarative, which makes the control not completely explicit, and allows for inplicit parallelisation. This implicit parallelism is captured by frameworks that extract the available paralelism and managec the resources of a parallel architecture.
Parallel architectures have various parameters that can affect the performance of the applications. One of the most important, specially in modern architectures, is the memory coherence protocol.
This work evaluates the behaviour of applications in parallel logic programming systems running on a scalable architccture, and study different cache coherence protocols. Our results show that hybrid protocols can improve the performance of parallel logic programming sytems by 80%, achieving speedups of 11.6, with 16 processors, over invalidate-based protocols commonly used in current multiprocessors.