RAF: Roteador Assíncrono Flexível para Redes Intra-Chip
Autores
5685 |
Israel Mendonça dos Santos
|
2613,131,2614
|
5686 |
2613,131,2614
|
|
5687 |
Victor Mauro Goulart Ferreira
(Co-orientador) |
2613,131,2614
|
Informações:
Publicações do PESC
Roteadores reconfiguráveis para redes de interconexão intra-chip permitem a alocação de buffers de forma diferenciada, aumentando assim o desempenho geral da rede. Roteadores Flexíveis são roteadores reconfiguráveis que expandem o espaço de busca de buffers das portas. Quando um pacote faz um requerimento de buffer à uma porta de entrada, caso esta não possua espaço disponível, ela iria procurar por espaço nas outras portas do roteador, reduzindo assim a probabilidade de bloqueio do pacote. Neste trabalho é feito uma avaliação detalhada, e comparação com o roteador base, de um roteador reconfigurável denominado Roteador Flexível, o qual foi introduzido em outros trabalhos e terá seus mecanismos e avaliações estendidos neste trabalho. Sua implementação é feita em simulador de redes de alto desempenho, o que permite a adição de mecanismos novos de reconfiguração, além de ser possível variar inúmeros parâmetros de configuração. Algo que nunca havia sido testado antes. Além disto, uma versão assíncrona deste roteador denominada RAF, Roteador Assíncrono Flexível, também é produzida. Esta versão é produzida a partir da versão síncrona do mesmo utilizando a metodologia ASERT - Asynchronous Scheduling by Edge Reversal Timing, um algoritmo de temporização descentralizado, utilizado para gerar a sinalização entre as unidades funcionais assíncronas baseado na divisão hierárquica dos blocos funcionais do circuito do roteador síncrono. Ambas as versões do roteador flexível, síncrona e assíncrona, são implementadas em simuladores de hardware e tem seus desempenhos testados. Utilizando os mecanismos aplicados no simulador, obtivemos atá 21% de melhora de desempenho em relação a throughput para a versão síncrona, além de provar que é plausível a construção da versão assíncrona do mesmo.
Recon gurable routers for network-on-chips (NoCs) allows the allocation of bu ers in a di erently way, which increases the overall performance of the network. Flexible Routers are recon gurable routers that expand the search space of the input port bu ers. Whenever a packet makes a bu er request to an input port, if there is no free bu ers at this port, the search will be performed in other ports of the router, reducing the probability of blocking of packets. The Flexible Router was proposed in previous works, but due to technology limitations, it was not possible to perform a full evaluation of its bene ts. This works makes a detailed evaluation and comparison with the base router using parameters and mechanisms never tested before. Its implementation is made in a NoC simulator, which allows us to implement new recon guration mechanisms for the rst time. In addition, it was also built the asynchronous version of this router called RAF - Asynchronous Flexible Router. This version is produced after the application of the synchronous-asynchronous technique ASERT - Asynchronous Scheduling by Edge Reversal Timing, a fully decentralized timing method used to generate signals between the asynchronous functional blocks based on the existing hierarchical division of the original synchronous circuit. Both versions of the
exible router, synchronous and asynchronous, were implemented and tested in simulators. Our router achieved gains in performance related to throughput up to 21% and it was proven that an asynchronous version of the router is totally possible to be made.