Efeito do Escalonamento Dinâmico no Desempenho de Processadores Super Escalares
Autores
|
3349 |
Fernando Mauro Buleo Barbosa
|
141,214
|
|
3350 |
141,214
|
Informações:
Publicações do PESC
Este trabalho descreve um modelo parametrizado de Arquitetura Super Escalar. Utilizando esse mo de10 básico, diversas configurações de máquina foram especificadas e simuladas. Através dos resultados produzidos por essas simulações, avaliou-se o efeito de importantes detalhes arquiteturais no volume do paralelismo de baixo nível que pode ser detectado e explorado por alguns algoritmos de escalonamento dinâmico de instruções.
This work describes a parametrized model of Superscalar Architecture. Using this basic model, severa1 machine configurations were specified and simulated. The results obtained from these simulations were used to evaluate the effect of important architectural details on the volume of low leve1 paralelism that can be detected and explored by some dynamic instruction scheduling algorithms.